X16R (ランダム) が ASIC 耐性を持つ理由

背景

暗号通貨で使用されるハッシュ アルゴリズムの進化の歴史は、大まかに言えば、ビットコインの SHA256 からライトコインの Scrypt、イーサリアムの Ethash、ダッシュの X11、そしてその後の X13、X15、X17 へと続きます。

X16R は、この進化における次世代アルゴリズムです。

アルゴリズムを変更する目的は、専用ハードウェアがマイニング エコシステムに与える影響を軽減することです。

ビットコインはもともと、世界中の一般的なコンピューターでマイニングできるように設計されました。

ビットコインの価値が上昇するにつれて、並列処理用に設計されたハードウェアが優位性を示し始めます。

こうして、マイニングは GPU の時代に入りました。

マイニングの経済的利益がさらに向上するにつれて、CPU や GPU よりも優れた利点を持つフィールド プログラマブル ゲート アレイ (FPGA) などのプログラム可能なハードウェアを使用することが経済的に実現可能になります。

次のステップは、マイニング専用に設計されたチップを製造することです。

特定用途向け集積回路 (ASIC) はマイニングにおいて非常に主流になっているため、他の技術を使用するマイニング機器は実用的ではなくなります。

最終的に、機器のアップグレードが進むにつれて、マイニングはより高速でエネルギー効率の高い ASIC の時代に入りました。

残念ながら、この変化はマイニングの集中化という問題をもたらしました。

これらの ASIC デバイスは誰でも注文できますが、地理的に製造元に近い人は、物流時間が短くなるというメリットを享受できます。電気はマイニングコストの大きな部分を占めており、安価な電力を利用できることは非常に重要です。

中国には多数のASICマイニングメーカーがあり、特定の省では安価な電力を利用できるため、マイニングは必然的に中国に集中することになるだろう。

対決

ASIC マイナーの影響を軽減する 1 つの解決策は、メモリをあまり消費しないハッシュ アルゴリズムを使用することです。 Litecoin の Scrypt と ZCash の Equihash はこのアイデアを採用しています。一部のマイナーは Scrypt を計算するために ASIC マイニング マシンを使用していますが、この利点は SHA256 アルゴリズムにおける GPU に対する ASIC の利点と比較するとそれほど大きくありません。現在、Equihash 用の ASIC マイナーはありません。

もう 1 つのアプローチは、複数のハッシュ アルゴリズムを連鎖させることです。この場合、1 つのハッシュ アルゴリズムの出力が次のハッシュ アルゴリズムの入力として機能します。 Dash (元々は DarkCoin として知られていました) はこのアイデアを採用し、X11 アルゴリズムを設計しました。 X11 は 11 個のハッシュ アルゴリズムを連続して使用し、ASIC 開発の難易度を高めます。

この方法はかつて ASIC の出現を阻止していましたが、現在では X11 アルゴリズム用のマイニング マシンを製造しているメーカーが数多くあります。

X11 と同様に、他の通貨でも X13、X15、さらには 17 個のハッシュ アルゴリズムを連続して組み合わせた X17 が使用されています。

ハッシュ アルゴリズムを固定された順序で直列に接続するアプローチにより、ASIC の設計が可能になります。より多くのハッシュ アルゴリズムを連続して連鎖させることにより、ASIC の開発が困難になります。 X11 と同様に、X13、X15、X17 はすべて固定ハッシュ アルゴリズムの連結順序を使用しますが、変更されるのはハッシュ アルゴリズムの数とタイプだけです。

このようなアルゴリズムはますます速く破られるようになる可能性があり、ASIC メーカーは各ハッシュ アルゴリズムを 1 つずつ実装し、必要に応じて組み合わせるだけで済むようになります。

夜明け

X16R アルゴリズムは、ハッシュ アルゴリズムの接続順序を常に変更することでこの問題を解決します。

X16R で使用されるハッシュ アルゴリズムは、X15 の検証済みハッシュ アルゴリズム 15 個と SHA512 です。ただし、16 個のハッシュ アルゴリズムの連結順序は、前のブロックのハッシュ値に基づいて動的に変化します。

この動的な順序の変更によって、ASIC の設計が不可能になるわけではありません。ただし、追加の入力に対応するために、ASIC をさらに適応させる必要があります。これらの操作は CPU と GPU によって簡単に完了できます。順序を動的に変更すると、ASIC メーカーが X11 および X15 マイナーを単純に拡張するだけで X16R マイナーを生産できなくなる可能性もあります。

X16R の 16 個のハッシュ アルゴリズムの連結順序は、前のブロックのハッシュ値の最後の 8 バイト (16 進数で 16 ビット) によって決まります。

関連するハッシュ アルゴリズムは次のとおりです。

• 0=ブレイク

• 1 = BMW

• 2=グロエストル

• 3=じゅう

• 4=ケチャック

• 5=かせ

• 6=ヘチマ

• 7=キューブハッシュ

• 8=シャビテ

• 9=シム

• A=エコー

• B=ハムシ

• C=フーガ

• D=シャバル

• E=渦潮

• F=sha512

例えば：

前のブロックのハッシュ値は次のとおりです。

0000000000000000007e8a29f052ac2870045ae3970270f9 7da00919b8e86287

最後の8バイトは0x7da00919b8e86287です

各 16 進数字によってハッシュ アルゴリズムが決まります。次のブロック X16R のハッシュ アルゴリズムの順序は次のとおりです。

1. キューブハッシュ(7)

2. シャバル(d)

3. エコー(a)

4. ブレイク(0)

5. ブレイク(0)

6. simd(9)

7. BMW(1)

8. simd(9)

9. ハムシ(b)

10. シャビテ(8)

11. 渦潮

12. シャビテ(8)

13. ヘチマ(6)

14. グロエストル(2)

15. シャビテ(8)

16. キューブハッシュ(7)

上記の表に示すように、ハッシュ アルゴリズムによっては、他のアルゴリズムよりも計算に時間がかかるものがあります。

計算時間の違いは、ブロックをマイニングする際のアルゴリズムのランダムマッチングによって平均化されます。

意味合い

X16R アルゴリズムのテスト プラットフォームは Ravencoin で、ビットコインのリリース 9 周年にあたる 2018 年 1 月 3 日に開始されました。 Ravencoin は X16R のリファレンス実装であり、ハッシュ アルゴリズムの数、タイプ、順序、およびハッシュ アルゴリズムの順序を決定するために前のブロックで使用されるバイトを定義します。

Ravencoin は Bitcoin をベースに、発行ルール、ブロック時間、PoW アルゴリズムを変更しました。

X16R のアイデアは、Scrypt、Equihash、その他の ASIC 耐性アルゴリズムを含めるように拡張でき、既存のアイドル状態のコンピューターを使用して誰でもマイニングできるようになります。各暗号通貨ごとに、ハッシュ アルゴリズムの順序、タイプ、数を簡単に変更できるため、ASIC メーカーが X11 アルゴリズムのような 1 種類の暗号通貨のみをマイニングできるマイニング マシンを設計することを防ぐことができます。

考える

X16R のハッシュ アルゴリズム順序の動的な変更が ASIC に耐えられるのはなぜですか?

先ほど、アルゴリズムの数を積み重ねる X11 のアプローチは最終的に ASIC によって克服されたと述べました。これは、通貨の価格が十分に高い限り、メーカーは人材と物的資源を投入して、ASIC を使用して 11 個のハッシュ アルゴリズムを 1 つずつ実装し、それらを組み合わせるためです。

操作中、各ハッシュ アルゴリズム モジュールはパイプラインで実行できます。以下に示すように、常に 100% のチップ使用率を達成できます。

11 個のハッシュ アルゴリズムを備えた X11 の場合、ASIC は 11 個のハッシュ関数用の回路を提供できます。常に、これら 11 個のハッシュ関数回路が動作し、11 個のタスクの異なる部分を同時に処理します。

X16R では、各ブロックで PoW 計算を実行するときに多くの課題が追加されます。

• 各ハッシュアルゴリズムは不定回数呼び出される

• ハッシュ関数の順序は未定義です

事前に設計された ASIC マイニング マシンの場合、チップがテープ アウトされると、そこに含まれるハッシュ関数の数と、各ハッシュ関数のコンピューティング リソースの量が決定されます。

X16R の場合、前のブロックのハッシュ値の最後の 8 バイトは完全にランダムであると見なすことができるため、各ブロックに関係するハッシュ関数の種類の個数と確率を次のように計算できます。

関係するハッシュ関数の種類 確率 1 8.673617379884035e-19
2 4.263126310299903e-13
3 1.3008292880367645e-09
4 4.0680219586149147e-07
5 3.114800294252984e-05
6 0.0008548354163772504
7 0.010257933523243057
8 0.060249156768226245
9 0.1847133772998888
10 0.30522511853905976
11 0.273508450268678
12 0.13029987021900835
13 0.03130843802212624
14 0.0034140224047796153
15 0.00013610720550616406
16 1.1342267125513672e-06

加重平均では、各ブロック操作には平均 10.3 個のハッシュ関数が関与します。各ハッシュ関数のハードウェア実装に同じチップ領域が必要であると仮定すると、チップ使用率は約 64.4% となり、これが平均使用率の上限となります。言い換えれば、チップ上の回路の約 36% が常に無駄になることになります。

同時に、各ハッシュ関数が計算中に使用される回数と順序は不確定であるため、効率的なパイプラインを設計することはさらに困難になります。

パイプラインの並列性を高めたい場合は、冗長性のあるコンピューティング ユニットを増やす必要があり、チップの使用率が低下します。

チップの使用率を向上させようとすると、必然的にリソースの競合が激化し、並列性が低下し、パフォーマンスに影響が出ます。

これらすべてが難易度を増すだけです。通貨の価格が十分に高い場合、ASIC は依然として一定の利点を得ることができます。

ただし、この利点が GPU に比べてそれほど大きくない限り、コンピューティング能力の集中化の傾向を緩和するのに役立ちます。

集積回路は実際にはトランジスタで構成されており、多数のゲート回路を形成し、その組み合わせによってさまざまな機能を実現します。

これらのゲート回路を動的に組み合わせて、必要に応じてさまざまな機能を実現できるデバイスがあれば、チップ全体を常にフル活用できるのではないかと思ったことはありませんか。

FPGA はそのようなデバイスの 1 つです。

X16R は ASIC には耐えられますが、FPGA に対してはほとんど無力です。ブロックが生成されるたびに、次のブロックで使用されるハッシュ関数の種類、各ハッシュ関数の呼び出し回数、およびハッシュ関数の呼び出し順序が決定されます。

FPGA は、各ハッシュ関数に使用するゲートの数を割り当てるようにすばやく再プログラムできるため、チップ リソースを計算に最大限に活用できます。

参考文献:

X16R ASIC 耐性設計 ravencoin.org